Простий
пошук
Розширений
пошук
Покажчики
Професійний
пошук
Рубрикатор
НБУВ
Розподілений
пошук

Бази даних

Наукова періодика України - результати пошуку

Книжкові видання та компакт-диски
Журнали та продовжувані видання
Автореферати дисертацій
Реферативна база даних
Наукова періодика України
Тематичний навігатор
Авторитетний файл імен осіб
Mozilla Firefox Для швидкої роботи та реалізації всіх функціональних можливостей пошукової системи використовуйте браузер
"Mozilla Firefox"
Вид пошуку
Повнотекстовий пошук
 Знайдено в інших БД:Реферативна база даних (4)
Список видань за алфавітом назв:
A  B  C  D  E  F  G  H  I  J  L  M  N  O  P  R  S  T  U  V  W  
А  Б  В  Г  Ґ  Д  Е  Є  Ж  З  И  І  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Э  Ю  Я  

Авторський покажчик    Покажчик назв публікацій


Пошуковий запит: (<.>A=Ostroumov S$<.>)
Загальна кількість знайдених документів : 2
Представлено документи з 1 до 2
1.

Kharchenko V. 
Fault-tolerant SoPC-based approaches with multi-version IIP [Електронний ресурс] / V. Kharchenko, J. Prokhorova, S. Ostroumov, V. Kulanov // Радіоелектронні і комп’ютерні системи. - 2007. - № 8. - С. 71–77. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2007_8_15
In this paper different approaches of Infrastructure Intellectual Property (IIP) implementation for System-on-Programmable-Chip (SoPC) are discussed. Several diversity-oriented SoPC approaches and different techniques of checking and reconfiguration for fault-tolerant SoPC FPGA-based projects are proposed. It is described features of two-version IIP development for application, in particular Ice Protection System (IPS).
Попередній перегляд:   Завантажити - 724.538 Kb    Зміст випуску    Реферативна БД     Цитування
2.

Ostroumov S. В. 
Event-B patterns for developing FPGA-based hardware [Електронний ресурс] / S. В. Ostroumov, L. V. Laibinis, E. A. Troubitsyna // Радіоелектронні і комп’ютерні системи. - 2010. - № 6. - С. 154–160. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2010_6_28
The paper describes the first step of methodology for designing dependable hardware which is based on field programmable gate array technology. This step means the development of patterns using Event-B language useful thanks to mathematical proofs of a model. The report shows and describes the patterns developed according to synchronism technique because a great number of systems are synchronous. The patterns describe different component interconnections which are often used in hardware design. These patterns are the necessary condition to convert correctly developed model into hardware description language (e.g. VHDL).
Попередній перегляд:   Завантажити - 330.531 Kb    Зміст випуску    Реферативна БД     Цитування
 
Відділ наукової організації електронних інформаційних ресурсів
Пам`ятка користувача

Всі права захищені © Національна бібліотека України імені В. І. Вернадського